

2000 年攻读硕士学位研究生入学试题 考试科目：微机原理

一、 简述（30 分）

1、什么是端口？（3 分）

外设接口中可以由 CPU 进行读或写的寄存器被称为端口。每一个端口都有自己的端口地址。端口可以分为数据口、状态口和控制口，分别存放数据信息、状态信息和控制信息。

2、什么是引脚的分时复用？（3 分）

8086/8088 采用引脚分时复用技术，即一条引脚在不同的时间代表不同的信号，以解决引脚不够用的问题。例如：AD15~AD0 是地址/数据复用引脚，BHE/S7 是高字节允许/状态复用引脚。

3、导致 XT 机 NMI 中断的三种原因是什么？（3 分）

- 一是系统板上的动态 RAM 有奇/偶校验错误；
- 二是 I/O 通道的扩展出现奇/偶校验错误；
- 三是协处理器 8087 出错。

4、8259 满足哪三种条件时进入初始化过程？（3 分）

- 1)、 $\overline{CS}=0$;
- 2)、 $A0=0$;
- 3)、 $D4=1$;

5、有一逻辑地址为 XXXXH: YYYH，如何得到其对应的物理地址？（3 分）

$PA=XXXX0H+YYYH$ (即：物理地址=段基址左移四位+偏移量)

6、什么是中断矢量表？若中断矢量号为 88H，相应的中断服务程序入口地址放在哪几个 M 单元中（XT 机）（6 分）

中断矢量表是存放中断服务程序入口地址的表格。若中断矢量号为 88H，则相应的中断服务程序的入口地址放在 220H、221H、222H、223H 四个单元中 (88H=10001000B, 右补 4 个 0, 得 1000100000B, 即 220H)。

7、8086/88CPU 由哪两部分组成，分别完成什么功能？（6 分）

由 EU 和 BIU 组成。EU 负责执行指令。BIU 负责与存储器及 I/O 接口之间的数据传送操作。具体来看，完成取指令送指令队列，配合执行部件的动作，从内存单元或 I/O 端口取操作数，或者将操作结果送内存单元或者 I/O 端口。

8、XT 机中，8284 向 CPU 提供哪三个信号？（3 分）

- 1) 提供时钟信号；
- 2) 提供复位信号 RESET；
- 3) 提供准备就绪信号 READY。

二、(8分) 标志寄存器 FLAG 中有三位控制位 IF, DF, TF;

1、分别解释其含义及作用:(6分)

它们是控制标志

TF—陷阱标志位(单步标志位、跟踪标志)。当该位置 1 时, 将使 8086/8088 进入单步工作方式, 通常用于程序的调试。

IF—中断允许标志位, 若该位置 1, 则处理器可以响应可屏蔽中断, 否则就不能响应可屏蔽中断。

DF—方向标志位, 若该位置 1, 则串操作指令的地址修改为自动减量方向, 反之, 为自动增量方向。

2、若需修改 TF, 使用什么方法?(方字叙述或作图示意均可)(2分)

8086/8088 没有直接对 TF 置“1”或者置“0”的指令, 可以通过修改存放在堆栈中的标志内容而改变 TF 的值。可以用 PUSHF 和 POPF 指令直接压入和弹出标志, 将标志与 0100H 相“或”就能将 TF 置“1”, 将标志与 FEFFH 相“与”就能将 TF 清“0”。

三、(8分) 在 XT 机中:

1、CPU 何时检测总线请求和中断请求?(3分)

在一条指令最后一个 T 上升沿检测中断请求;

在一总线周期 T4 上升沿检测总线请求。

2、如同时遇到总线和中断请求, CPU 将按什么顺序完成检测过程?(对于中断, 详述至软、硬件中断各级)(5分)

先检测总线请求, 再检测中断请求, 中断请求检测按优先级进行。

优先级的顺序为除法中断、INT 内部中断、NMI、INTR、单步中断。(参照《微机原理》, 潘明莲著, P310)

四、(8分) 在 XT 机中, 系统与外设交换信息一般采用程序、中断、DMA 三种方式, 试问:

1、程序方式有哪两种具体形式, 分别适应于什么场合?(3分)

直接传送和查询, 分别适用于:

直接传送: 不需检测外设是否准备好的场合;

查询传送: 传送时不能确定外设是否准备好。

2、中断方式和程序方式相比较有何优点?(2分)

提高了效率。查询时, 如外设一直未 READY, CPU 将重复检测, 效率低; 中断方式则在外设有传送要求的时候才进行处理。

3、DMA 方式与程序、中断两方式相比较有何优点?(3分)

DMA 由于采用了硬件方式, CPU 不参与, 速度快, 适用于高速外设。中断

方式则因保护现场、恢复现场开销大，只适用于低速外设，程序方式效率更低。

五、(8分) 在 XT 机时序中，

1、当进行 M 读操作时，如 M 速度低，不能满足 CPU 的速度要求，CPU 如何处理？(4分)

CPU 在 T3、T4 之间插入若干 TW，以匹配两者之间的速度。

2、当进行 M 写操作时，CPU 为什么在 T2 时将数据送上系统 DB，而不将 T2 作为缓冲或过渡期？(4分)

CPU 速度太快，所以输出数据时，其在 DB 上停留时间相对很短，为尽量延迟该停留，所以在 T2 将数据送上 DB，以便其他器件取用。

六、(8分) 在 8086/88CPU 中：

1、为什么使用 ALE 引脚？(4分)

由于分时复用，地址只在 T1 时有效。为满足操作要求（在 T1~T4 间有应有 AB），所以提供地址锁存器，并由 CPU 提供锁存器的数据打入信号，即 ALE，将 T1 状态时提供的地址保存下来。


2、若为最大模式， $\overline{RQ}/\overline{GT}$ 为总线应答引脚，试述其完成总线应答的三个过程。(4分)

第一个负脉冲为输入总线请求，

第二个为 CPU 接收到总线请求，允许总线请求的通知信号（输出信号）

第三个为外设使用外总线，通知 CPU 接管 CPU 的信号（输入信号）

七、设计：(10分)



反接两只三态门，使其实现数据的双向传送，请设计？框的控制逻辑电路，使其完成以下功能：_____

1、当输入信号 $\overline{OE}=1$ 时，禁止 A→B 或 B→A 数据传送；

2、当 $\overline{OE}=0$ ，且：


a、输入 T=1，允许 A→B 数据传送（同时禁止 B→A）

b、输入 T=0，允许 B→A 数据传送（同时禁止 A→B）

注：1、请勿直接写出（或画出）结果，应有中间过程；

2、可选用下列器件构成电路：非门，与非门，或非门。

八、(10分) XT 机中，使用 74LS138 做主板上可编程接口芯片译码电路。



1、 $\overline{y_0}$ 的口地址范围为多少？ 2、G1 输入端接 \overline{AEN} ，信号目的何在？

1. 000~01FH

2. 避免总线冲突，即系统的 DMA 操作和 CPU 操作不可同时进行，在 $\overline{AEN}=1$ 时进行 CPU 操作，DMA 不工作； $\overline{AEN}=0$ 时进行 DMA 操作，该译码电路以及与 CPU 相关的 8282、8286 等均不工作。

九、(10分) 在 XT 机 ISA 总线上有一外设卡，使用自带的 8255 可编程并行口内部 $INTE_A=1$ ，假定一个 8 位的数据已在带斜线的数据缓冲器中准备好，以此开始，详述该字数据被系统取入 CPU (如：AL)，然后告知外设再送新据的过程。如需要，可假设：

1、该 8255 口地址为 X0H~X3H；

2、PC3 接至 8259IRQi 之后形成中断矢量 I。(10分)

