

# 重庆邮电大学

## 2007 年硕士学位研究生入学考试试题

注意：所有答案均做在答题纸上。

考试科目： 《数字电路与逻辑设计》 共 6 页

答题要求：1.书写工整，图表清晰，步骤分明。  
2.涉及相关器件的功能表和逻辑符号，请见附录。  
3.全部答题内容必须做在答题纸上，否则无效。

### 一、单项选择题（每小题 2 分，共 24 分）

1. 能实现总线结构的电路是（ ? ）。  
A. TTL 与非门    B. TTL 门    C. 三态门    D. CMOS 传输门
2. 开关去抖电路中用到的电路是（ ? ）。  
A. 译码器    B. 移位寄存器    C. 计数器    D. 基本触发器
3. 逻辑门悬空输入的作用是（ ? ）。  
A. 将使能逻辑门。  
B. 将禁止逻辑门。  
C. 使 TTL 逻辑门将其作为低电平输入来动作。  
D. 使 TTL 逻辑门将其作为高电平输入来动作。
4. 优先编码器响应的输入是（ ? ）。  
A. 没有有效输入    B. 最低级优先有效输入  
C. 所有有效输入    D. 最高级优先有效输入
5. 采用一片 CT54160 设计计数器，用异步清除端的复位法实现，则该计数器所能实现的最大模值是（ ? ）。  
A. 9    B. 10    C. 15    D. 16

注：所有答案均做在答题纸上。

第 1 页

6. 下列编码中，常用于表示键盘上的数字、字母和标点符号的编码是( ? )。

- A. ASCII 码      B. BCD 码      C. 余 3 码      D. 格雷码

7. 具有高集成度和低功耗特点的数字器件是( ? )。

- A. TTL      B. I<sup>2</sup>L      C. CMOS      D. DAC

8. 逻辑函数  $F = a \oplus (a \oplus b)$  是( ? )。

- A. a      B. b      C.  $a \oplus b$       D.  $a \odot b$

9. 逻辑函数  $F = (\bar{A} + \bar{B} + C + D)(A + \bar{B} + \bar{C} + \bar{D})(A + C + D)$  的标准积之和表达式是( ? )。

- A.  $F = \prod_M(0, 4, 7, 12)$   
 B.  $F = \sum_m(0, 4, 7, 12)$   
 C.  $F = \sum_m(1, 2, 3, 5, 6, 8, 9, 10, 11, 13, 14, 15)$   
 D.  $F = \prod_M(1, 2, 3, 5, 6, 8, 9, 10, 11, 13, 14, 15)$

10. 
$$\begin{cases} F_1 = \bar{A}B + \bar{C}D + BD \\ F_2 = (B + \bar{C})(\bar{A} + D)(B + D) \\ F_3 = (B + \bar{C})(D + \bar{A}B) \end{cases}$$
 它们之间的逻辑关系是( ? )。

- A.  $F_1 = F_2 \cdot F_3$       B.  $F_1 = F_2 \cdot \bar{F}_3$       C.  $F_1 = \bar{F}_3$       D.  $F_1 = \bar{F}_3 + F_2$

11. 若将 D 触发器的 D 端连在  $\bar{Q}$  端上，经 100 个 CP 脉冲后，它的新状态  $Q(t+100)=0$ ，则初态  $Q(t)$  应为( ? )。

- A.  $Q(t)=1$       B.  $Q(t)=0$   
 C. 与初态  $Q(t)$  无关      D. 无法确定

12. 为实现将 T 触发器转换为 D 触发器，图 1 所示电路的虚线框内是( ? )。

- A. 与门      B. 异或门      C. 与非门      D. 同或门




图 1

注：所有答案均做在答题纸上。

二、简答题（每小题 6 分，共 18 分）

1. 某计数器的输出波形如图 2 所示，试确定该计数器的计数循环中，有几个状态（2 分）？并画出状态转移图（4 分）。




图 2

2. 寻址  $16K \times 16$  容量的 RAM，所需要的地址线的根数是多少（2 分）？如果该存储系统用 6116 ( $2K \times 8$ ) 芯片来实现，需要 6116 的片数是多少（2 分）？并请问：RAM 的特点是什么（2 分）？

3. 欲将两片集成十进制异步计数器芯片 CT74LS290 级联成模 100 计数系统，并要求每片按照 5421BCD 码进行十进制计数。请画出连接图。

三、逻辑函数化简题（每小题 6 分，共 12 分）

1. 用公式法化简逻辑函数，写出其最简与或表达式。

$$Y = A(A+B)(\bar{A}+C)(B+D)(\bar{A}+C+E+F)(\bar{B}+F)(D+E+F)$$

2. 已知函数  $F = F_1 \oplus F_2$ ，用卡诺图化简法，写出 F 的最简与或表达式。

$$F_1(ABCD) = \sum_m(0,1,3,4,6,7,15) + \sum_d(2,10,12,13)$$

$$F_2(ABCD) = \sum_m(1,2,3,4,5,6,14) + \sum_d(0,8,10,11)$$

四、触发器波形题（12 分）

图 3(a)所示主从 JK 触发器电路中，CP 和 A 点的波形如图 3 (b) 所示，试画出触发器的输出  $Q_1, Q_2, Z$  端的波形，设初始状态均为 0。





图 3

注：所有答案均做在答题纸上。

### 五、分析计算题（每小题 12 分,共 36 分）

1. 分析图 4 所示由集成 3 线—8 线译码器 CT74LS138 构成的电路, 写出输出 F 的逻辑函数表达式, 列出 F 的真值表, 并找出在控制信号 K 的作用下, 该电路的功能。




图 4




图 5

2. 分析图 5 所示由集成 4 位移位寄存器 CT74195 构成的电路, 列出状态转移表, 说明电路模值, 并检验自启动。

3. 由 555 定时器构成的脉冲单元电路如图 6 所示, 回答以下问题:

- 说明该脉冲单元电路的名称。(2 分)
- 画出输出波形。(4 分)
- 说明该电路的最主要应用。(2 分)
- 设  $R=10k\ \Omega$ ,  $C=0.4\mu F$ , 请计算电路的重要参数。(4 分)




图 6

注: 所有答案均做在答题纸上。

六、设计题（每小题 12 分,共 48 分）

1. 试用一片集成双 4 选 1 数据选择器 CT74LS153 和门电路设计一位全加器。其中 A、B 是两个一位二进制数， $C_i$  是进位输入信号， $C_o$  是进位输出信号。要求：用降维法实现，选  $C_i$  为记图变量，画出逻辑图。
2. 有一时序逻辑的原始状态图如图 7 所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出现简化状态表。




图 7

3. 试用两片集成 4 位二进制同步加法计数器 CT74161 设计一个分频电路，电路采用  $M=9 \times 12$  的形式，芯片 II 的输出端和时钟 CP 的分频比为 1/108。请分别列出各片的状态转移真值表并画出逻辑图。
4. 选择合适的 PROM 实现下列函数，画出阵列图。



$$F_1 = \bar{A}\bar{B} + \bar{B}\bar{C} + \bar{A}\bar{C}$$

$$F_2 = \bar{A}\bar{C} + AB + AC$$


附录 1:

双 4 选 1 数据选择器 CT74LS153 逻辑符号

二进制同步计数器 CT74161 逻辑符号



十进制异步计数器 CT74LS290 逻辑符号



注：所有答案均做在答题纸上。

附录 2:

CT74161 功能表

输 入									输 出				
$\overline{CR}$	$\overline{LD}$	$CT_P$	$CT_T$	CP	$D_0$	$D_1$	$D_2$	$D_3$	$Q_0^{n+1}$	$Q_1^{n+1}$	$Q_2^{n+1}$	$Q_3^{n+1}$	CO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	×	×	↑	$d_0$	$d_1$	$d_2$	$d_3$	$d_0$	$d_1$	$d_2$	$d_3$	
1	1	1	1	↑	×	×	×	×	计 数				
1	1	0	×	×	×	×	×	×	保 持				
1	1	×	0	×	×	×	×	×	保 持				0

CT74LS153 功能表

3 线-8 线译码器 CT74LS138 功能表

EN	$A_1A_0$	Y	$ST_A$	$\overline{ST_B} + \overline{ST_C}$	$A_2 A_1 A_0$	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
1	×	0	×	1	×	1	1	1	1	1	1	1	1
0	0 0	$D_0$	0	×	×	1	1	1	1	1	1	1	1
0	0 1	$D_1$	1	0	0 0 0	0	1	1	1	1	1	1	1
0	1 0	$D_2$	1	0	0 0 1	1	0	1	1	1	1	1	1
0	1 1	$D_3$	1	0	0 1 0	1	1	0	1	1	1	1	1
			1	0	0 1 1	1	1	1	0	1	1	1	1
			1	0	1 0 0	1	1	1	1	0	1	1	1
			1	0	1 0 1	1	1	1	1	1	0	1	1
			1	0	1 1 0	1	1	1	1	1	1	0	1
			1	0	1 1 1	1	1	1	1	1	1	1	0

CT74195 功能表

输 入									输 出				
$\overline{CR}$	SH/ $\overline{LD}$	CP	J	$\overline{K}$	$D_0$	$D_1$	$D_2$	$D_3$	$Q_0$	$Q_1$	$Q_2$	$Q_3$	$\overline{Q_3}$
0	×	×	×	×	×	×	×	×	0	0	0	0	1
1	0	↑	×	×	$d_0$	$d_1$	$d_2$	$d_3$	$d_0$	$d_1$	$d_2$	$d_3$	$\overline{d_3}$
1	1	↑	0	1	×	×	×	×	$Q_0^n$	$Q_0^n$	$Q_1^n$	$Q_2^n$	$\overline{Q_2^n}$
1	1	↑	0	0	×	×	×	×	0	$Q_0^n$	$Q_1^n$	$Q_2^n$	$\overline{Q_2^n}$
1	1	↑	1	0	×	×	×	×	$\overline{Q_0^n}$	$Q_0^n$	$Q_1^n$	$Q_2^n$	$\overline{Q_2^n}$
1	1	↑	1	1	×	×	×	×	1	$Q_0^n$	$Q_1^n$	$Q_2^n$	$\overline{Q_2^n}$
1	1	0	×	×	×	×	×	×	$Q_0^n$	$Q_1^n$	$Q_2^n$	$Q_3^n$	$\overline{Q_3^n}$

注: 所有答案均做在答题纸上。