



2010 年招收攻读硕士学位研究生入学考试试题

\*\*\*\*\*

学科、专业名称：光学工程

研究方向：

考试科目名称：820 数字电子技术

考生注意：所有答案必须写在答题纸（卷）上，写在本试题上一律不给分。

一、填空题（每小题 2 分，共 10 分）

1. 逻辑函数  $L = \overline{AB} + \overline{AC}$  的对偶式为  $L' =$  \_\_\_\_\_。
2. 化简逻辑函数  $Y = \overline{A}BCD + ABD + \overline{A}CD =$  \_\_\_\_\_。
3. 已知一个 ROM 器件含有 64 个基本存储单元，字长为 8 位，则该 ROM 有 \_\_\_\_\_ 个地址， \_\_\_\_\_ 条数据输出线。
4. 要求 A/D 转换器将 0~50℃ 范围的温度转换为数字量，精确到 0.1℃，至少需要 \_\_\_\_\_ 位的 A/D 转换器。
5. 一般而言，有 n 根地址线的 SRAM 有 \_\_\_\_\_ 个字。

二、选择题（每小题 2 分，共 10 分）

1. 图 2.1 是某触发器的输入端 A、B 和输出端 Q、 $\overline{Q}$  的波形，可判断它是 [ ] 触发器。  
A、T                      B、D                      C、RS                      D、JK




图 2.1




图 2.2

2. 图 2.2 时序逻辑电路，设初态  $Q_0Q_1Q_2Q_3 = 0000$ ，则第 2 个 CP 的上升沿到来时，电路的状态  $Q_0Q_1Q_2Q_3 = [ \quad ]$ 。  
A. 1110                      B. 1100                      C. 1010                      D. 0010

3. 欲将正弦波转换为同频率的矩形脉冲，应选用[ ]。

- A. 多谐振荡器                      B. 施密特触发器  
C. 单稳态触发器                    D. JK 触发器

4. 单稳态触发器输出脉冲的宽度主要取决于

- A. 触发脉冲的宽度                  B. 触发脉冲的幅度；  
C. 电源电压的数值                  D. 组成微分或积分电路的电阻、电容参数

5. 8 位 D/A 转换器，单极性输出时，分辨率为[ ]。

- A.  $2^7 - 1$                       B.  $\frac{1}{2^9 - 1}$                       C.  $\frac{1}{2^8 - 1}$                       D.  $2^8 - 1$

三、(20 分) 判断图 3 各电路能否正常工作。若不能正常工作，请说明原因并改正。




图 3

四、(10 分) 用 4 选 1 数据选择器实现以下逻辑功能：  $Y=A \oplus B \odot C$   
(要求列出过程)

五、(10 分) 试用 ROM 实现两个 2 位二进制数的加法运算(列出过程，用简化阵列图表示)。

六、(10 分) 逻辑电路和各输入信号波形如图 6，设触发器的初始状态为 0，画出 Q 和 Z 对应于 CP 的波形。




图 6

七、(20 分) 用 JK 触发器和必要的门电路, 设计一同步时序电路, 实现如图 7 的状态转换关系。要求列出设计过程 (写出卡诺图、状态方程、驱动方程、输出方程等, 可不画电路)。




图 7

八、(15 分) 用同步十六进制计数器 74LS161 和必要的门电路, 设计一个可变进制的加计数器。要求控制信号 (输入信号)  $A=0$  时为十五进制,  $A=1$  时为十二进制。74LS161 引脚及功能表如下:




表 T1.6 74LS161 的功能表

CP	$\overline{R_D}$	$\overline{LD}$	EP	ET	工作状态
x	0	x	x	x	置零
↑	1	0	x	x	预置数
x	1	1	0	1	保持 (包括 C)
x	1	1	x	0	保持 (C=0)
↑	1	1	1	1	计数

九、(15 分) 一位全加器 FA 和 2 线—4 线译码器及与非门组成如图 9 所示电路。请分析该电路输出与输入的关系, 写出 F 的逻辑表达式, 最终结果以最小项之和的形式表示 (要求列出分析过程)。




图 9

十、(15 分)同步可预置数的四位二进制计数器 74161 和 8 选 1 数据选择器 74LS151 组成如图 10 所示电路。(74LS151 选通端  $\bar{S}$  低电平有效; 74161 中的  $\overline{CLR}$ 、 $S_1$ 、 $S_2$  相当于 74LS161 的进位 C 及 EP、ET 端, 其功能表与 74LS161 同。)

1. 试分析 74161 组成为几进制计数器? 画出状态转换图 (只画有效状态)。
2. 设 74161 的初态为 0010, 画出  $Q_3$ 、 $Q_2$ 、 $Q_1$ 、 $Q_0$ , Y 与 CP 对应的波形。(至少画出 8 个 CP)。




图 10

十一、(15 分)时序逻辑电路如图 11 所示。

1. 写出各驱动方程和状态方程。
2. 列出状态转换表, 说明其功能。




图 11