

**南京航空航天大学**  
**二〇一〇年硕士研究生入学考试试题**

考试科目: **数字电路 (专业学位)**

说 明: 答案一律写在答题纸上, 写在试卷上无效

**一、填空题 (每空 1.5 分, 共 30 分)**

1.  $(000100000111)_{8421BCD} = ( \quad )_{\text{余3码}} = ( \quad )_{10}$   
 $= ( \quad )_2 = ( \quad )_8 = ( \quad )_{16}$
2. 函数  $F = A\bar{D} + (C + D)\bar{A}B$ , 其反函数和对偶函数分别为 (不必化简):  
 $\bar{F} = ( \quad )$ 。  
 $F_d = ( \quad )$ 。
3. 处理 CMOS“与非门”多余的输入端的方法有 ( )。
4. 在组合电路中, 逻辑冒险产生的原因是由于 ( ) 而引起的, 判别逻辑冒险的主要方法有 ( ), 消除逻辑冒险的措施是 ( )。
5. 若时序电路的当前输出既和电路的当前输入有关, 又与电路的当前状态有关, 这种电路称之为 ( ) 型时序电路; 另一种仅与当前状态有关, 而与当前输入信号无直接关系的电路称之为 ( ) 型时序电路。
6. 现欲构成一个  $2K \times 8$  的静态存储器, 需要用 ( ) 片  $1K \times 4$  的 RAM2114 芯片, 应采用 ( ) 扩展方式, 该静态存储器有 ( ) 根地址线。
7. PLD 基本结构中除输入、输出电路外, 主要包括 ( ) 和 ( )。
8. 某 4 位 DAC 当输入  $(1000)_2$  时输出为 8V, 输入  $(0000)_2$  时输出为 0V, 则输入  $(0100)_2$  时输出为 ( ); 在双积分式 A/D 转换器中, 已知计数器的最大计数容量为  $N_1 = (3000)_{10}$ , 时钟脉冲频率为 400KHz, 则完成一次转换的最长时间为 ( )。

二、函数  $F(A,B,C,D) = \sum m(0,1,2,9,12) + \sum d(4,6,10,11)$ , 试用卡诺图求其最简与或式, 并用两级与非门电路实现之。 (15 分)

三、计算机的各外部设备均分配有一个地址。中央处理器地址总线给出地址码并通过地址译码器对这些外部设备进行管理。图 1 中的  $U_1$ 、 $U_2$  是受管理的两个设备, 当  $\overline{CS}_1$  (或  $\overline{CS}_2$ ) 为 0 时, 设备  $U_1$  (或  $U_2$ ) 占据数据总线, 图中设备  $U_1$  和  $U_2$  的地址各为多少? (15 分)






图 1

四、电路的输出  $F$  与输入  $A$ 、 $B$ 、 $C$  的关系如图 2 所示，试用一片 8 选 1 数据选择器 74151 实现之（不允许添加任何其它器件）。（10 分）




图 2

五、试用上升沿触发的 D 触发器，辅以适当的外围电路，构成一个下降沿触发的 JK 触发器，写出  $D$  端与  $J$ 、 $K$  输入间的函数关系，画电路图。（15 分）

六、分析图 3 所示电路， $Q_2Q_1Q_0$  为电路状态。

(1) 写出  $D_{SL}$  的函数表达式；

(2) 列出完整的状态表；

(3) 说明电路的逻辑功能；

(4) 判断是否具有自启动能力。

(20 分)




图 3



七、画出 1001 序列检测器的状态图。该同步时序电路有一根输入线  $x$ ，一根输出线  $z$ ，对应于序列 1001 的最后一个 1，输出  $z=1$ 。如果  $z=1$ ，则仅当收到的输入信号为 0 时，输出信号  $z$  才变为 0，否则保持为 1。序列可以重叠，例如

$x$ : 0100111011001001

$z$ : 0000111000001001 (15 分)

八、试用 JK 触发器辅以适当的门电路设计一个同步二进制模 4 可逆计数器，当控制信号  $x=0$  时进行减法计数， $x=1$  时进行加法计数。请给出设计过程，画出逻辑电路图。 (20 分)

九、可编程逻辑阵列 PLA 实现的组合逻辑电路如图 4 所示。

(1) 依照电路图写出函数  $Y_1$  和  $Y_2$  的逻辑表达式；

(2) 用公式法化简上述  $Y_1$  和  $Y_2$  表达式至最简。 (10 分)




图 4

