

南 京 理 工 大 学


2010 年硕士学位研究生入学考试试题

试题编号 2010004018


考试科目：电子技术（满分 150 分）

考生注意：所有答案（包括填空题）按试题序号写在答题纸上，写在试卷上不给分

一、如下图所示电路中，晶体管 T 的 $\beta = 50$ ， $U_{BE} = 0.6V$ ， $U_{CES} = 0.3V$ ，当开关 S 分别接到 A、B、C 三个触点时，试判断晶体管的工作状态，并确定 U_o 的值。(15 分)




二、已知一个未画完整的两级放大电路如下图所示，其中晶体管 T_2 的 $\beta = 150$ ， $r_{bb'} = 200\Omega$ ， $U_{BE} = 0.6V$ 。现再给 $180k\Omega$ 、 $2.7k\Omega$ 电阻各一个，与 T_2 管相同的晶体管一只，请选择合适的组态，接成一个输入电阻尽可能大的两级放大电路（画出虚线框中的部分），并计算 A_u ， R_i ， R_o 及 A_{us} 。(25 分)





三、由晶体管和集成运放组成的反馈放大电路如下图所示，为使电路反馈极性为负反馈，请标出运放 A 的同相输入端和反相输入端，并判断此时电路的反馈组态；此反馈组态能否稳定其输出电压？若不能，则应引入哪种组态的交流

负反馈？并请画出图来。

(15 分)



四、如下图 (a) 所示的电路中，设运放 A_1 、 A_2 、 A_3 、 A_4 均为理想运放（供电电源均为 $\pm 12V$ ），电容 C 的初始电压为 0， u_{i1} 、 u_{i2} 的波形如下图 (b) 所示，试画出 u_{o1} 、 u_{o2} 、 u_{o3} 以及 u_o 的波形。 (20 分)




五、完成下列各题：(共 24 分，每题 8 分)

1. 写出下列逻辑函数的最大项之积表达式和最简与或非表达式。


$$F(A, B, C, D) = \overline{(AB + CD)(BC + AD)} + \overline{ABC}$$

2. 试用 3 线-8 线译码器 74138 和必要的与门，设计一个能将 3 位二进制码（即二进制数）转换为 3 位格雷码的码转换电路。（74138 逻辑符号和功能表如附录所示）
3. 下面是由 4 个带异步清零和异步置数端（R 为清零端，S 为置数端，均为低电平有效）的 T 触发器构成的同步计数器，分析电路，判断计数器的模值是多少，画出电路状态图。（状态图格式按 $Q_3Q_2Q_1Q_0 \rightarrow$ ）




六、分析下面图示电路： (12 分)

1. 写出输出 Y 的逻辑函数表达式，说明电路的逻辑功能；
2. 画出由与、或、非门组成的和该电路功能完全相同的等效电路。




七、请分析下图所示电路的功能（74161 的功能表请见附录， 7483 为四位二进制加法器），回答下列问题： (15 分)

1. 分别画出在时钟 CP 作用下 X=1 和 X=0 时 7483 的输出主循环状态图（状态图格式为 $S_3S_2S_1S_0 \rightarrow$ ）；
2. 去除加法器集成电路 7483，仅利用计数器 74161 和适当的门电路重新设计一电路，要求：电路输出的主循环状态图（状态图格式为 $Q_3Q_2Q_1Q_0 \rightarrow$ ）和上题 7483 的主循环状态图 ($S_3S_2S_1S_0 \rightarrow$) 相同。（设计限用反馈置数法）




八、下图为“1111”序列信号检测器的状态图，图中 X 为输入信号，Z 为输出信号，请根据状态图：1) 列出状态表；2) 写出状态方程的最简与或表达式；3) 如选用 JK 触发器为存储器件实现该检测器，写出驱动方程和输出方程。
(12 分)




九、下图为 555 定时器构成的多谐振荡器和振荡器 V_O 端输出波形，解答下列问题：
(12 分)

1. 根据输出波形，定性画出电路中 V_C 和 V_{C1} 端的对应波形图，并注明必要参数；
2. 在如图所示的输出波形中， $t_{w1} > t_{w2}$ ，如调整元件值，能使 $t_{w1} = t_{w2}$ 吗？请说明判断理由。




附录：



G_1	$\overline{G_2}$	C	B	A	\overline{Y}_0	\overline{Y}_1	\overline{Y}_2	\overline{Y}_3	\overline{Y}_4	\overline{Y}_5	\overline{Y}_6	\overline{Y}_7
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
x	1	x	x	x	1	1	1	1	1	1	1	1
0	x	x	x	x	1	1	1	1	1	1	1	1

$\overline{G_2} = \overline{G_{2A}} + \overline{G_{2B}}$

二进制译码器74138逻辑符号和功能表



74161

四位二进制同步加法计数器 74161 功能表

CP	\overline{RD}	\overline{LD}	ENP	ENT	功 能
x	0	x	x	x	清 零
↑	1	0	x	x	同步置数
x	1	1	0	1	保 持
x	1	1	x	0	保 持(C0=0)
↑	1	1	1	1	计 数