

1999 年同济大学数字电路试题

考研加油站收集整理 <http://www.kaoyan.com>

1999 年同济大学数字电路试题

一、数制转换和化简

(1) 将下列数转换为十进制数。

$$(101011.110)_2; (73.2)_8; (3E5.6DH)_{16}$$

(2) 化简:


① 化简逻辑函数  $F = A + A\bar{B}\bar{C} + \bar{A}CD + \bar{C}E + \bar{D}E$

② 用卡诺图化简逻辑函数  $F = \prod (M_1, M_2, M_3, M_5, M_7, M_9, M_{11}, M_{13})$ , 并用或与表达式表示。


③ 用卡诺图化简逻辑函数  $F = \sum (m_5, m_6, m_7, m_8, m_9)$ , 给定约束条件为  $m_{10} + m_{11} + m_{12} + m_{13} + m_{14} + m_{15} = 0$ , 并用与或表达式表示。

二、门电路分析

(1) 列出下列所示 MOS 电路的真值表, 并分析其逻辑功能。




(a)





(b)

(2) 下图所示电路,  $G_1$  为 TTL 三状态输出与非门,  $G_2$  为 7400 与非门, 电压表的内阻为  $100\text{k}\Omega/\text{V}$ , 试求在下列情况下, 电压表的读数  $u_M = ?$ ,  $G_2$  的输出电压  $u_{O2} = ?$




- ①  $u_A = u_B = 0.3\text{V}$ , 开关 S 打开和闭合;
- ②  $u_A = 0.3\text{V}$ ,  $u_B = 3.6\text{V}$ , 开关 S 打开和闭合;
- ③  $u_A = 3.6\text{V}$ ,  $u_B = 0.3\text{V}$ , 开关 S 打开和闭合;
- ④  $u_A = 3.6\text{V}$ ,  $u_B = 3.6\text{V}$ , 开关 S 打开和闭合.

三、下图 (a) 所示电路中  $F_1$  为维持阻塞式 D 触发器,  $F_2$  为边沿式 JK 触发器, 各输入端信号波形如图 (b) 所示, 试画出相应的  $Q_1$  和  $Q_2$  的工作波形。




四、下图 (a)、(b) 为同步可预置四位二进制计数器 74161 的逻辑电路图和惯用符号, 右表是它的功能真值表, 请列出图 (c) 电路的状态转换真值表, 并说明其逻辑功能。




74161 功能真值表



输出		输入							
$Q_D$	$Q_C$	$Q_B$	$Q_A$	$D$	$C$	$B$	$A$	$T$	$P$
0	0	0	0	x	x	x	x	x	x
0	0	0	1	x	x	x	x	x	x
0	0	1	0	x	x	x	x	x	x
0	0	1	1	x	x	x	x	x	x
0	1	0	0	x	x	x	x	x	x
0	1	0	1	x	x	x	x	x	x
0	1	1	0	x	x	x	x	x	x
0	1	1	1	x	x	x	x	x	x



(b) 惯用符号



五、四位双向移位寄存器 74194 的逻辑电路图、惯用符号及功能表如下图所示，请用它们构成一个十六分频的电路。



(b) 常用符号


(a) 逻辑电路图

功能真值表


功能	输入 A(n)										输出 Q(n+1)			
	$\bar{C}_r$	$S_1$	$S_2$	CP	$D_n$	$D_{n-1}$	A	B	C	D	$Q_{n+1}^A$	$Q_{n+1}^B$	$Q_{n+1}^C$	$Q_{n+1}^D$
清除	0	x	x	x	x	x	x	x	x	x	0	0	0	0
保持	1	x	x	0	x	x	x	x	x	x	$Q_n^A$	$Q_n^B$	$Q_n^C$	$Q_n^D$
右移	1	1	1	↑	x	x	A	B	C	D	A	B	C	D
左移	1	0	1	↑	x	1	x	x	x	x	1	$Q_n^A$	$Q_n^B$	$Q_n^C$
	1	0	1	↓	x	0	x	x	x	x	0	$Q_n^A$	$Q_n^B$	$Q_n^C$
右移	1	1	0	↑	1	x	x	x	x	x	$Q_n^A$	$Q_n^B$	$Q_n^C$	1
	1	1	0	↓	0	x	x	x	x	x	$Q_n^A$	$Q_n^B$	$Q_n^C$	0
保持	1	0	0	↑	x	x	x	x	x	x	$Q_n^A$	$Q_n^B$	$Q_n^C$	$Q_n^D$

表中： $\bar{C}_r$  异步清零端      CP 移位时钟输入端  
 $S_1, S_2$  控制方式选择端      x 表示任意电平(0或1)  
 $D_n$  右移串行输入数据端       $D_{n-1}$  左移串行输入数据端  
 $Q_n$  右移串行输出端       $Q_n^A$  左移串行输出端  
 A~D 平行输入数据端       $Q_n^A \sim Q_n^D$  并行输出数据端

六、分析图示电路的逻辑功能。



七、试分析图示 PLA 时序逻辑电路的逻辑功能，列出其状态转换真值表。



八、用两个四选一数据选择器构成一个全加器，试画出其连线图。

新标准符号和惯用符号对照表

新标准符号	惯用符号

