

## 2000 年西安电子科技大学电子线路(含低频电子线路和数字电路)考研试题

考研加油站收集整理 <http://www.kaoyan.com>

2000 年西安电子科技大学电子线路(含低频电子线路和数字电路)试题

一. (20分) 理想运算放大器的电路如图1所示。

- 1). 试分别判断各电路的功能;
- 2). 试分别画出各电路的传输特性;
- 3). 若输入均为正弦波, 试分别画出各电路的输出波形。

图 1

二、(8分) 画出完成下列功能的原理电路

- 1).  $U_0 = 5(U_{i1} - U_{i2})$
- 2).  $U_0 = -\frac{1}{RC} \int U_i dt$
- 3).  $U_0 = -U_i \ln \frac{U_i}{R I_s}$
- 4).  $U_0 = -\frac{R_2}{R_1} (U_{i1} + U_{i2} + U_{i3})$

三、(12分) 1). 分别指出图2各电路的组态类型;

2). 分别估算图2(a)、(b)电路的放大倍数  $A_v = \frac{U_0}{U_i}$ ,

输入阻抗  $R_i$  和输出电阻  $R_o$  的表达式;

3). 比较图(a)电路与图(c)电路的带宽与增益哪个大?




图2 (a) 已知  $\beta$  值

(b) 已知  $g_m$  值

(c)

四、(10分) 差分放大器电路如图3所示, 回答如下问题:

(2分) 1). 计算  $I_0 = ?$   $U_{C2Q} = ?$  (A 点对地的直流电压), 设  $U_{BEQ} = 0.7V$ ;

(4分) 2). 写出增益  $A_v = \frac{U_0}{U_i}$  表达式;

(2分) 3). 为进一步提高输出电压稳定性, 试正确引入反馈;

(2分) 4). 估算引入反馈后的闭环增益  $A_{vf} = ?$  (假设为深反馈)








图3

一. (20分)

(8分)

1. 图(一)各电路均由 TTL 门组成,  $R_{ON}=2K$ 、 $R_{OFF}=0.7K$ , 试分别写出  $F_1$ — $F_4$  的逻辑表达式。



图(一)


(8分)

2. 由两片四选一数据选器组成的电路如图(二)所示

(1) 写出  $F$  的最小项表达式;

(2) 写出  $F$  的最简与或式;


(3) 试仅用一片四选一数据选器(不附加门电路)实现该电路。



图(二)

(4分) 3. 试用一片 3-8 译码器及少量的门实现一个可控一位全加器电路, 当  $x=0$  时全加器功能被禁止,  $x=1$  时作全加运算。

二. (8分) 触发器电路及输入信号的波形如图(三)所示, 试分别画出 D 触发器的  $Q_1$ , JK 触发器的  $Q_2$  的波形。



图(三)


三. (10分)

(5分)

1. 由 74161 及门电路组成的时序电路如图(四)(a)所示,

(1) 列出  $x=0$ ,  $x=1$  时的状态迁移表或状态图;

(2) 指出该电路的功能。



(5分)

2. 序列码发生器电路如图(四)(b)所示,

(1) 试画出该电路的状态图;


(2) 指出Z的输出序列。

四. (12分)

(5分) 1. 已知某序列码检测器的状态图如图(五)所示,

(1) 试问该电路的输入x为何种序列时输出Z才为1?

(2) 试列出该电路的最简状态表。



图(五)

(7分)

2. 已知某电路的输入、输出波形如图(六)所示, 试选用适当的器件设计该电路, 写出设计过程, 画出逻辑电路图。




图(六)

附: 部分MSI功能表:


74LS161

CP	Cr	LD	P. T	DCBA	QDQCQBQA
X	0	X	X	XXXXX	0000
↓	1	0	X	dcbba	dcbba
↑	1	1	1	XXXXX	计数
X	1	1	0	XXXXX	保持



74LS90

R01 R02	S91 S92	CP1 CP2	QD QC QB QA
1 1	0 X	X X	0 0 0 0
1 1	X 0	X X	0 0 0 0
X X	1 1	X X	1 0 0 1
R01, R02 = 0	S91 S92 = 0	↓ X X ↓ ↓ QA QD ↓	二进制 五进制 8421BCD 5421BCD



74LS194					
Cr	CP	S1 S0	SL SR	D0D1D2D3	Q0Q1Q2Q3
0	X	X X	X X	X X X X	0 0 0 0
1	X	0 0	X X	X X X X	保持
1	↑	0 1	X SR	X X X X	SRQ0Q1Q2
1	↑	1 0	SL X	X X X X	Q1Q2Q3 SL
1	↑	1 1	X X	a b c d	a b c d
1	0	X X	X X	X X X X	保持

